Cited Reference 2

Japanese Patent Application Laid Open Publication No. 8-077785

Published on Mar. 22, 1996

Japanese Patent Application No. 6-207767

filed on Aug. 31, 1994

Applicant:

Toshiba Corporation

Inventors:

Endo et al.

Title:

Semiconductor memory

This invention relates to a semiconductor memory e.g. an electrically erasable programmable read only memory, having a threshold voltage detection mechanism to rewrite data to each cell when applied and read data from cell are not found to be equal after having voltages higher and lower than data value applied to cell.

The memory includes a memory cell array and a threshold voltage level detection mechanism. Several memory cells are arranged in matrix form in the memory cell array and these cells are connected to the same word line. When a voltage which is either higher or lower than the reference voltage is applied in the word line, the data stored in a cell is read.

The memory operation is judged to be normal when the read data and data applied to the cell is found to be the same. The threshold voltage level detection mechanism senses if the threshold voltage of each cell changes if the read and applied data are different. The mechanism changes the threshold voltage of each cell so that a data re-write can be performed to each cell. Once the data is re-written, the threshold voltage level is returned to its original level. This invention advantageously prevents data destruction in memory cells by detecting its threshold voltage level and correcting it immediately when it drifts.

Table 1 (Example 1)


Threshold Voltage state	Data to be read	1st Drift Check Data	2nd Drift Check Data	Check Result
1. 0 V <yth< td=""><td>"0"</td><td>"o"</td><td>-0"</td><td>Normal</td></yth<>	" 0"	"o"	-0"	Normal
0.5V <vth≤1.0v< td=""><td>•0"</td><td>" O "</td><td>1"</td><td>Not Normal (Too charged)</td></vth≤1.0v<>	•0"	" O "	1"	Not Normal (Too charged)
0·0 Y < Y th≤0.5 V	*1*	"O"	1"	Not Normal (Too discharged)
0. 0V>Vth	*1"	*1*	*1*	Normal

Table 4 (Example 2)

	Threshold Vol. state	Data to be read	1st Drift Check Data	2nd Drift Check Data	Result
Check Drift of	7v2-N+1≤Yth	"0"	" D "	" 0"	N+1 data: Normal
	Vr-N+1≤Vth <vv2-n+1< td=""><td>* 0 *</td><td>*0*</td><td>-1-</td><td>N+1 data: drifted need re-write</td></vv2-n+1<>	* 0 *	*0*	-1-	N+1 data: drifted need re-write
	Vv1-N+1≤Vth <vr-n+1< td=""><td>"0"</td><td>"1"</td><td>-1"</td><td>N data: drifted need re-write</td></vr-n+1<>	" 0"	"1"	-1"	N data: drifted need re-write
	Vth <vv1-n+1< td=""><td>11</td><td>*1*</td><td>"1"</td><td>N data: Normal</td></vv1-n+1<>	11	*1*	" 1"	N data: Normal
Check Drift	V+2-N≤Yth	" 0"	*0*	" 0"	N data: Normal
of N data and N-1 data	Vr -N≤Vth <vv2-n< td=""><td>"0"</td><td>"0"</td><td>"1"</td><td>N data: drifted need re-write</td></vv2-n<>	" 0"	" 0"	"1"	N data: drifted need re-write
	Vv1-N≤Vth <vr-n< td=""><td>*0*</td><td>"1"</td><td>* 1. "</td><td>N-1 data: drifted need re-write</td></vr-n<>	*0*	"1 "	* 1. "	N-1 data: drifted need re-write
	₹th <vv1-n< td=""><td>*1*</td><td>"1"</td><td>*1"</td><td>N data: Normal</td></vv1-n<>	*1*	"1 "	*1"	N data: Normal


Drawings of Reference 2 (1/3)

FIG. 5




Drawings of Reference 2 (2/3)

FIG. 6a




FIGs. 10 and 11



Drawings of Reference 2 (3/3)

FIG. 26



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-77785

(43)公開日 平成8年(1996)3月22日

(51) Int.Cl.⁶

識別記号

庁内整理番号

 \mathbf{F} I

技術表示箇所

G11C 16/06 H01L 27/115 21/8247

G11C 17/00

309 F

H01L 27/10

434

審査請求 未請求 請求項の数5 OL (全25頁) 最終頁に続く

(21)出願番号

特職平6-207767

(22)出簾日

平成6年(1994)8月31日

(71)出職人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 遠藤 哲郎

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 大内 和則

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 作井 康司

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 弁理士 鈴江 武彦


最終頁に続く

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 本発明はしきい値変動の検知と救済の動作を 有する半導体記憶装置を提供する。

【構成】 第一の電圧よりも高い第二の電圧をワード線 に印加し、セルデータを読みだし、第一の電圧をワード 線に印加して読み出したセルデータとを比較する。次に 第一の電圧よりも低い第三の電圧をワード線に印加し、 セルデータを読みだし、第一の電圧をワード線に印加し て読み出したセルデータとを比較する。これらのデータ が同一の場合は正常の範囲に設定されていると判断し、 一方これらのデータが異なる場合は、データー破壊はし ていないが、十分しきい値変動していると検知し、各セ ルの元のしきい値に戻すようにデータを再書き込みを行 う動作を具備している。



【特許請求の範囲】

【請求項1】 半導体層上にメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルアレイ中の任意の複数のメモリセル、もしくは、前記メモリセルアレイ中の少なくとも同一ワード線につながる複数個のメモリセルのしきい値を検知するしきい値ベリファイ手段を備えた半導体記憶装置において、

前記複数のメモリセルの内少なくとも1個以上のセルの しきい値が変動していることを前記しきい値ベリファイ 手段が検知した場合、少なくともしきい値が変動してい 10 る前記セルに対して再書き込みを行う動作を具備する事 を特徴とする半導体記憶装置。

【請求項2】 半導体層上にメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルアレイ中の任意の複数のメモリセル、もしくは、前記メモリセルアレイ中の少なくとも同一ワード線につながる複数個のメモリセルのしきい値を検知するしきい値ベリファイ手段を備えた半導体記憶装置において、

前記メモリセルのしきい値状態を、第一の電圧を選択ワード線に印加して、前記ベリファイ手段により、"1"データか"0"データかを検知する第一の動作と、

前記複数のメモリセルのしきい値の変動状態を、第一の電圧よりも高い第二の電圧を選択ワード線に印加して、前記ベリファイ手段により、"1"データか、"0"データかを検知する第二の動作と、

前記第一の電圧よりも低い第三の電圧を選択ワード線に印加して、前記ベリファイ手段により"1"データか、"0"データかを検知する第三の動作と、

前記複数のメモリセルの内少なくとも1個以上のセルのデータが、前記第一の電圧を選択ワード線に印加して読 30 み出したデータと、前記第二の電圧を選択ワード線に印加して読み出したデータと、前記第三の電圧を選択ワード線に印加して読み出したデータを比較して、全でが一致しない場合は、しきい値が変動していると検知し、少なくともしきい値変動しているセルに対して再書き込みを行う第四の動作と、を具備する事を特徴とする半導体記憶装置。

【請求項3】 半導体層上にメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルアレイ中の任意の複数のメモリセル、もしくは、前記メモリ 40 セルアレイ中の少なくとも同一ワード線につながる複数個のメモリセルのしきい値を検知するしきい値ベリファイ手段を備えた半導体記憶装置において、

前記メモリセルのしきい値状態を、第一の電圧を選択ワード線に印加して、前記ベリファイ手段により、"1"データか"0"データかを検知する第一の動作と、前記複数のメモリセルのしきい値の変動状態を、第一の電圧とは異なる第二の電圧を選択ワード線に印加して、前記ベリファイ手段により、"1"データか、"0"データかを検知する第二の動作と、

前記複数のメモリセルの内少なくとも1個以上のセルのデータが、前記第一の電圧を選択ワード線に印加して読み出したデータと、前記第二の電圧を選択ワード線に印加して読み出したデータを比較して、一致しない場合は、しきい値が変動していると検知し、少なくともしきい値変動しているセルに対して再書き込みを行う第三の動作と、を具備する事を特徴とする半導体記憶装置。

【請求項4】 半導体層上にメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルアレイ中の任意の複数のメモリセル、もしくは、前記メモリセルアレイ中の少なくとも同一ワード線につながる複数個のメモリセルのしきい値を検知するしきい値ベリファイ手段を備えた半導体記憶装置において、

前記メモリセルのしきい値状態を、第一の電圧を選択ワード線に印加して、前記ベリファイ手段により、"1"データか"0"データかを検知する第一の動作と、

前記複数のメモリセルのしきい値の変動状態を、第一の電圧よりも高い第二の電圧を選択ワード線に印加して、前記ベリファイ手段により、"1"データか、"0"データかを検知する第二の動作と、

前記第一の電圧よりも低い第三の電圧を選択ワード線に 印加して、前記ベリファイ手段により、"1"データ か、"0"データかを検知する第三の動作と、

前記ワード線に、第一の電圧を与えて読み出したメモリセルの第一のデータと、前記ワード線に、第一の電圧よりも高い第二の電圧を与えて読み出したメモリセルの第二のデータを比較する事により、メモリセルのしきい値が変動した事を検知する第四の動作と、

前記第四の動作で変動が検知された場合、第二の電圧よりも高い値に少なくとも上記セルに対して、再書き込みを行う第五の動作と、

前記ワード線に、第一の電圧を与えて読み出したメモリセルの第一のデータと、前記ワード線に、第一の電圧よりも低い第三の電圧を与えて読み出したメモリセルの第三のデータを比較する事により、メモリセルのしきい値が変動した事を検知する第六の動作と、

前記第六の動作で変動が検知された場合、第三の電圧よりも低い値に少なくとも上記セルに対して、再書き込みを行う第七の動作と、を具備する事を特徴とする半導体記憶装置。

【請求項5】 センスアンプとして機能し、センスした情報の内第一のデーターをメモリセルの書き込み動作状態を制御するデータとして記憶する機能を兼ね備えた複数のデータ回路と、

同時に前記メモリセルアレイ中の複数のメモリセルにそれぞれ対応する前記第一のデータ回路の内容に応じて書き込み動作を行うための書き込み手段と、

同時に前記複数のメモリセルの書き込み動作後の状態が 所望のデータの記憶状態になっているか否かを確認する 50 ため前記しきい値検出手段を用いた書き込みベリファイ 手段と、

データ回路の第一のデーターの内容とメモリセルの書き 込み動作後の状態から書き込み不十分のメモリセルに対 してのみ再書き込みを行うように、データ回路の内容を 一括更新するデータ回路内容一括更新手段と、

前記データ回路内容一括更新手段は、ビット線電圧が再 書き込みデータとしてセンス/記憶されるよう、メモリ セルの書き込み動作後の状態が出力されるビット線の電 圧をデータ回路の内容に応じて修正し、ビット線電圧が 修正されるまではデータ回路のデータ記憶状態を保持 し、修正されたビット線電圧を保持したままデータ回路 をセンスアンプとして動作させ、データ回路の内容の一 括更新を行い、データ回路の内容に基づく書き込み動作 とデータ回路内容一括更新を、メモリセルが所定の書き 込み状態になるまで繰り返しながら行うことにより電気 的にデータ書き込みを行う第八の動作と、をさらに具備 している事を特徴とする請求項4記載の半導体記憶装 置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体記憶装置に係わ り、特に電気的書換え可能な不揮発性半導体記憶装置 (EEPROM) に関する。

[0002]

【従来の技術】 EEPROMの1つとして、高集積化が 可能なNAND型EEPROMが知られている。これ は、複数のメモリセルをそれらのソース、ドレインを隣 接するもの同士で共用する形で直列接続して1単位とし てビット線に接続するものである。メモリセルは通常、 電荷蓄積層と制御ゲートが積層されたFETMOS構造 30 を有する。メモリセルアレイは、p型基板またはn型基 板に形成されたp型ウェル内に集積形成される。NAN Dセルのドレイン側は選択ゲートを介してビット線に接 続され、ソース側はやはり選択ゲートを介して共通ソー ス線に接続される。メモリセルの制御ゲートは、行方向 に連続的に配設されてワード線となる。

【0003】このNANDセル型EEPROMの動作は 次の通りである。データ書き込みは、選択されたメモリ セルの制御ゲートには高電圧Vpp1 (=20 V程度) を印加し、非選択メモリセルの制御ゲート及び選択ゲー 40 トには中間電圧Vppm(=10V程度)を印加し、ビ ット線にはデータに応じて0Vまたは中間電圧Vm(= 8 V 程度)を与える。ビット線に O V が与えられた時、 その電圧は選択メモリセルのドレインまで転送されて、 電荷畜積層に電子注入が生じる。これにより、選択され たメモリセルのしきい値は正方向にシフトする。この状 態を例えば"0"とする。ビット線にVmが与えられた 時は電子注入が実効的に起こらず、従ってしきい値は変 化せず、負に止まる。この状態は消去状態で"1"とす

に対して同時に行われる。

【0004】データ消去は、NANDセル内の全てのメ モリセルに対して同時に行われる。即ち全ての制御ゲー トを0Vとし、p型ウェルをVpp2(=20V程度) とする。このとき選択ゲート、ビット線、ソース線も2 0 Vにされる。これにより、全てのメモリセルで電荷蓄 積層の電子がp型ウェルに放出され、しきい値は負方向 にシフトする。

4

【0005】データ読み出しは、選択されたメモリセル 10 の制御ゲートを 0 V とし、それ以外のメモリセルの制御 ゲート及び選択ゲートを電源電圧Vcc (例えば5 V) として、選択メモリセルで電流が流れるか否かを検出す ることにより行われる。

【0006】読出し動作の制約から、"0"書き込み後

のしきい値は0 Vから V c c の間に制御しなければなら ない。このため書き込みベリファイが行われ、"0"書 き込み不足のメモリセルのみを検出し、"0"書き込み 不足のメモリセルに対してのみ再書き込みが行われるよ う再書き込みデータを設定する(ビットごとベリファ イ)。"0"書き込み不足のメモリセルは、選択された 制御ゲートを例えば0.5V(ベリファイ電圧)にして 読み出すこと(ベリファイ読み出し)で検出される。つ まり、メモリセルのしきい値が 0 V に対してマージンを 持って、0.5 V以上になっていないと、選択メモリセ ルで電流が流れ、"0"書き込み不足と検出される。" 1"書き込み状態にするメモリセルでは当然電流が流れ るため、このメモリセルが"0"書き込み不足と誤認さ れないよう、メモリセルを流れる電流を補償するベリフ アイ回路と呼ばれる回路が設けられる。このベリファイ 回路によって高速に書き込みベリファイは実行される。

【0007】書き込み動作と書き込みベリファイを繰り 返しながらデータ書き込みをすることで個々のメモリセ ルに対して、書き込み時間が最適化され"()"書き込み 後のしきい値は0VからVccの間に制御される。

【0008】また、NOR型EEPROMは、0Vから Vccの間にしきい値を制御する事により、"1"デー タとし、V c c 以上にしきい値を制御する事により、" 0"データとする。

【0009】この様にEEPROMは、データ書き込み 時において、"0"、"1"それぞれに対して、しきい 値を適切に設定する。しかし、メモリセルのしきい値 は、時間がたつにつれて変化する。例えば、データが書 込まれた後に放置される事によって、電荷蓄積層の電荷 は、電荷蓄積層の回りの絶縁膜の漏れ電流によって、減 少してしまうため、適切に設定してあったしきい値から 中性しきい値に変化してしまう。例えば、中性しきい値 を約0.5Vとすると、NAND型EEPROMの場合 には、"1"データが"0"データになってしまい、N OR型EEPROMの場合には、"O"データが"1" る。データ書き込みは制御ゲートを共有するメモリセル 50 データになってしまい、データが破壊されてしまう。ま

10

た、NAND型EEPROMは読みだし時に、非選択セ ルにVcc電圧が印加されるため、電荷蓄積層に電子が 注入され"1"データが"0"データになりデータが破 壊されるという問題がある。

【0010】一方、上記のように、ビット毎ベリファイ 書き込みを行っても所定の範囲にしきい値を設定できな いことがある。例えば、NAND型EEPROMにおい て、"0"データを選択セルに書き込み、その時、その しきい値が、Vcc以上(例えば、7V)になったとす る。次に、前記選択セルを含む、NANDセルの別のセ ルを選択してデータを読み出そうとしたとしても、非選 択セルの中にしきい値がVcc以上のセルが存在するの で、セル電流が流れないため、選択セルのデータに関係 なく、常に"0"データと読み出してしまうため、不良 になってしまうという問題がある。

【0011】この様に、不揮発性半導体記憶装置におい て、書込んでおいたデータが放置されることによって、 データが破壊されてしまうといった問題と、所定の範囲 にしきい値が設定できないと誤読み出しをしてしまうと いう問題があった。

[0012]

【発明が解決しようとする課題】以上のように従来の不 揮発性半導体記憶装置において、書込んでおいたデータ が放置されることによって、データが破壊されてしまう といった問題と、所定の範囲にしきい値が設定できない と誤読み出しをしてしまうという問題があった。

【0013】本発明は、上記事情を考慮してなされたも ので、その目的とするところは、メモリセルのしきい値 の変動を検知して当データを読み出し、当データを同一 ブロックもしくは別ブロックに再書き込みを行うことに よって、所定の範囲にしきい値を設定して、データの破 壊を回避することを可能とする動作と、所定の範囲内の しきい値に設定できない時に、当データを読み出して、 当データを同一ブロックもしくは別ブロックに再書き込 みを行うことによって、所定の範囲にしきい値を設定し て、誤読み出しを回避することを可能とする動作を具備 した半導体記憶装置を提供することにある。

[0014]

【課題を解決するための手段】上記課題を解決するため に、本発明の半導体記憶装置は、半導体層上にメモリセ ルがマトリクス状に配置されたメモリセルアレイと、前 記メモリセルアレイ中の任意の複数のメモリセル、もし くは、前記メモリセルアレイ中の少なくとも同一ワード 線につながる複数個のメモリセルのしきい値を検知する しきい値ベリファイ手段を備えた半導体記憶装置におい て、前記複数のメモリセルの内少なくとも1個以上のセ ルのしきい値が変動していることを前記しきい値ベリフ ァイ手段で検知した場合、少なくともしきい値が変動し ている前記セルに対して再書き込みを行う動作を具備す る事を特徴としている。

【0015】具体的には、メモリセルアレイ中の同一ワ ード線に連なる複数のメモリセルのしきい値状態を第一 の電圧を選択ワード線に、印加することにより、"1" データか"0"データかを検知する第一の動作と、前記 複数のメモリセルのしきい値の変動状態を第一の電圧よ りも高い第二の電圧を選択ワード線に印加することによ り検知する第二の動作と、第一の電圧よりも低い第三の 電圧を選択ワード線に印加することにより検知する第三 の動作と、前記ワード線に、第一の電圧を与えて読み出 したメモリセルの第一のデータと、前記ワード線に、第 一の電圧よりも高い第二の電圧を与えて読み出したメモ リセルの第二のデータを比較する事により、メモリセル のしきい値が小さい方向に変動した事を検知する第四の 動作と、検知した場合において、第二の電圧よりも高い 値に上記セルのしきい値を変動させる第五の動作と、前 記ワード線に、第一の電圧を与えて読み出したメモリセ ルの第一のデータと、前記ワード線に、第一の電圧より も低い第三の電圧を与えて読み出したメモリセルの第三 のデータを比較する事により、メモリセルのしきい値が 20 大きい方向に変動した事を検知する第六の動作と、検知 した場合において、第三の電圧よりも低い値に上記セル のしきい値を変動させる第七の動作とを、具備している 事を特徴とする。

6

【0016】また、誤読み出し防止として、所定の範囲 にしきい値が制御できていない時には、しきい値が所定 範囲を超えて大きく設定された場合は、所定の読み出し 電圧よりも大きい電圧をワード線に印加してデータを読 み出す動作と、またしきい値が所定範囲より小さく設定 された場合は、所定の読み出し電圧よりも小さい電圧を ワード線に印加してデータを読み出す動作と、当データ を別ブロックもしくは同一ブロックに再書き込みを行う 動作とを具備していることを特徴とする。

[0017]

【作用】本発明においては、第一の電圧よりも高い第二 の電圧をワード線に印加し、セルデータを読みだし、第 一の電圧をワード線に印加して読み出したセルデータと を比較することによって、もし、これらのデータが同一 の場合は、正常の範囲に設定されていると判断し、一 方、これらのデータが異なる場合は、データ破壊はして いないが、十分しきい値変動していると検知できる。ま た、第一の電圧よりも低い第三の電圧をワード線に印加 し、セルデータを読みだし、第一の電圧をワード線に印 加して読み出したセルデータとを比較することによっ て、もし、これらのデータが同一の場合は、正常の範囲 に設定されていると判断し、一方、これらのデータが異 なる場合は、データ破壊はしていないが、十分しきい値 変動していると検知できる。もし、セルのしきい値が十 分変動していると検知されたときは、各セルの元のしき い値に戻すように、データを再書き込みを行う。このよ うにして、本発明によれば、しきい値変動によって、デ

ータが破壊する前に、そのしきい値変動を検知し、元の 制御されたしきい値に修正される。

【0018】また、誤読み出し防止として、所定の範囲 にしきい値が制御できていない時には次の動作を行う。 すなわち、しきい値が所定範囲を超えて大きく設定され た場合は、所定の読み出し電圧よりも大きい電圧をワー ド線に印加してデータを読み出す動作を行う。またしき い値が所定範囲より小さく設定された場合は、所定の読 み出し電圧よりも小さい電圧をワード線に印加してデー タを読み出す動作を行う。この様にすることによって、 例えば、NAND型EEPROMにおいて、"0"デー タを選択セルに書き込み、そのしきい値が、Vcc以上 (例えば、7V)になっていたとしても、次に、前記選 択セルを含む、NANDセルの別のセルを選択してデー タを読み出した時に、非選択セルの中にしきい値がVc c以上のセルが存在しても、当非選択セルのワード線に は十分大きな電圧が印加されるため、選択セルのデータ を正確に読み出すことが可能となる。また、この読み出 したデータを別ブロックにもしくは同一ブロックに再書 き込みを行う動作を行うことによって、メモリセルのし 20 きい値を所定の範囲に設定することができる。

[0019]

【実施例】以下、図面を参照しながら実施例を説明する。図1は、本発明の第一の実施例に係わるNANDセル型EEPROMのメモリセルアレイの平面的なレイアウトを示し、図2、図3(a)、(b)は、それぞれ図1のA-A'、B-B'、C-C'線に沿った断面図を示している。本実施例のメモリセルアレイは、図2に示すように p型半導体基板1上に形成されたn型ウェル2aに、さらに形成されたp型ウェル2b上に形成されて30いる。メモリセルはp型半導体基板上に直接形成されてもよい。

【0020】図2において、p型ウェル2b上には第1ゲート絶縁膜3を介して電荷蓄積層4が形成され、さらに第2ゲート絶縁膜5を介して制御ゲート6が形成されている。これらの積層ゲート電極に挟まれた前記p型ウェル2bの表面にはn型拡散層7が形成され、隣接するセルが共有するソース、ドレイン領域となり、直列に接続されたメモリセルM1~M4を形成している。これらのメモリセルの左右にはp型ウェル上にゲート絶縁膜3'を介して積層型の選択ゲート11を有する選択トランジスタS1、S2が形成されている。制御ゲート6および選択ゲート11の上には層間絶縁膜9を介してビット線(BL)10が形成され、ビットコンタクト13を通じてn+拡散層7'に接続されている。

【0021】図1は上記のごときメモリセルアレイが2列示された平面図であるが、並列するメモリセルの制御ゲート6は横方向に連続的に接続されて制御ゲート線(ワード線)CG1~CG4となる。選択ゲート11も 株式内に連続的に接続されて開催が、1.49501、(ド) イン側)、SG2(ソース側)となる。ビット線BLに接続される選択トランジスタS1と共通ソース線Vsに接続される選択トランジスタS2の間に、4つのメモリセル $M1\sim M4$ が直列接続され1つのNANDセルを構成する。選択トランジスタS1、S2は選択ゲートSGを有する。各メモリセルは前述のごとく積層形成された浮遊ゲート4と制御ゲート6を有し、浮遊ゲート4に蓄えられる電荷の量で情報を記憶する。この蓄えられた電荷の量は、メモリセルのしきい値として読み出すことができる。

【0022】本発明では、このしきい値変動の検知を図 4 (a)、(b)、(c)に示される電圧印加方法によ って行う。ここでは制御ゲートCG2を有するメモリセ ルM2が選択されている。図4(a)に見られるように 選択ワード線CG2に読みだし電圧0.5∨を印加し、 非選択ワード線CG1、CG3、CG4及び、選択トラ ンジスタS1、S2の選択ゲートSG1, SG2にVc c、例えば5Vを印加し、共通ソース線Vs及び、p型 基板1およびp型ウェル2bは0Vに接地し、ビット線 BLはVccにプリチャージしフローティングにする。 【0023】この時、もし選択セルM2のしきい値が読 みだし電圧 0. 5 V以上ならセル電流は流れず、ビット 線BLの電圧は、維持され、一方、もし選択セルM2の しきい値が読みだし電圧0.5 V以下ならセル電流は流 れ、ビット線BLの電圧はプリチャージレベルからOV になり、このビット線の電圧差を持って、センスアンプ で検知する。この時、ビット線電圧が0 Vになる時を" 1"データとし、一方を"0"データとする。その後、 検知したセルの読み出しデータをセンスアンプからラッ チ回路に転送し、センスアンプとラッチ回路を切り離 す。

【0024】次に、ラッチしたデーターをI/Oに転送する間に、次に示すしきい値変動レベルのチェックを行う。図4(b)に見られるように選択ワード線CG2に第一の変動確認電圧0.0Vを印加し、非選択ワード線CG1、CG3、CG4及び、選択ゲートSG1、SG2にVcc、例えば5Vを印加し、共通ソース線Vs及び、p型基板1およびp型ウェル2bは0Vに接地し、ビット線BLはVccにプリチャージしフローティングにする。

【0025】この時、もし選択セルM2のしきい値が第一の変動確認電圧0.0V以上ならセル電流は流れず、ビット線BLの電圧は、維持され、一方、もし選択セルM2のしきい値が第一の変動確認電圧0.0V以下ならセル電流は流れ、ビット線BLの電圧はプリチャージレベルから0Vになる。このビット線の電圧差を持って、センスアンプで第一の変動確認データを検知する。【0026】次に、図4(c)に見られるように選択ワ

(ワード線) $CGI \sim CG4$ となる。選択ゲートII も ド線CG2 に第二の変動確認電圧I の V を印加し、横方向に連続的に接続されて選択ゲート線SGI(ドレ 50 非選択ワード線CGI、CG3、CG4及び、選択ゲー

トSG1、SG2にV c c 、例えば5 Vを印加し、共通ソース線V s 及び、p 型基板1 およびp 型ウェル2 b は 0 V に接地し、ビット線B L はV c c にプリチャージしフローティングにする。

【0027】この時、もし選択セルM2のしきい値が第二の変動確認電圧1.0V以上ならセル電流は流れず、ビット線BLの電圧は維持され、一方、もし選択セルM*

* 2のしきい値が第二の変動確認電圧1.0 V以下ならセル電流は流れ、ビット線BLの電圧はプリチャージレベルから0 Vになる。このビット線の電圧差を持って、センスアンプで第二の変動確認データを検知する。この時、表1に示す様に分類及び検知結果が判断できる。

10

[0028]

【表1】

しきい値状態	表み出しデータ	第1の接着確認データ	第20隻衛隊第7一岁	検知の結果
	14(a)	M4 (b)	#4(c)	
1. QV <y td="" th<=""><td>-0-</td><td>" D "</td><td>-0-</td><td>正常</td></y>	-0-	" D "	-0-	正常
0. 5V <vth\$1, 0v<="" td=""><td>•0*</td><td>-0-</td><td>*1*</td><td>電子が放復され異常</td></vth\$1,>	•0*	-0-	*1*	電子が放復され異常
0.07<7th < 0.57	*1*	.0.	*1"	等于郑在人名本英非
0. 0V>Vth	*1*	11	"1"	正常

まず、セルのしきい値が1.0V以上の場合は、読み出しデータは、"0"であり、かつ第一の変動確認データは、"0"であり、かつ第二の変動確認データは、"0"となる。また、セルのしきい値が0.5V以上かつ1.0V以下の場合は、読み出しデータは、"0"であり、かつ第二の変動確認データは、"1"となる。また、セルのしきい値が0.0V以上かつ0.5V以上の場合は、読み出しデータは、"1"であり、かつ第一の変動確認データは、"1"であり、かつ第一の変動確認データは、"1"となる。また、セルのしきい値が0.0V以下の場合は、読み出しデータは、"1"であり、かつ第一の変動確認データは、"1"であり、かつ第一の変動確認データは、"1"であり、かつ第一の変動確認データは、"1"であり、かつ第一の変動確認データは、"1"となる。

【0029】以下に、上記の各分類に対する修正動作法 30 を説明する。まず、読みだしデータ、第一及び第二の変動確認データが"0"の場合は、本来"0"データが書込まれたものであり、正常にデータ保持されていると判断し、当セルに対するデータ修正は行わない。また、読みだしデータ、第一及び第二の変動確認データが"1"の場合は、本来"1"データが書込まれたものであり、正常にデータ保持されていると判断し、当セルに対するデータ修正は行わない。

【0030】これに対し、読みだしデータ及び、第一の変動確認データが"0"であり、第二の変動確認データ 40が"1"の場合は、本来"0"データが書込まれたものであるが、しきい値が正のしきい値から負のしきい値へ変動してきており、十分その変動値は大きく、正常にデータ保持されているとは判断されず、再びしきい値を正の方向にシフトさせる様に、メモリセルに再書き込みを行う。この時、前記第二の変動確認電圧以上のしきい値にするのが好ましい。

【0031】また、読みだしデータ及び、第二の変動確 PU21、メモリチップ22を含むカード20のブロッ 認データが"1"であり、第一の変動確認データが" ク図を示したものであるが、上記のタイマー23もしく 0"の場合は、本来"1"データが書込まれたものであ 50 はカウンター24は、カードに外部電源26が供給され

るが、しきい値が負のしきい値から正のしきい値へ変動してきており、十分その変動値は大きく、正常にデータ保持されているとは判断されず、再びしきい値を負の方向にシフトさせる様に、メモリセルに再書き込みを行う。この時、前記第一の変動確認電圧以下のしきい値にするのが好ましい。以上に述べたシーケンスをまとめて図5に示す。

【0032】次に、上記の判断に従って行う再書き込み 動作を説明する。不良になったセルのみを再書き込みし てもよいが、不良となったセルを含むセルブロック全体 を再書き込みしてもかまわない。セルブロック毎に再書 き込みする場合は、一度セルブロック内のデータを読み 出し、このデータに従って同一セルブロック内に再書き 込みしてもよく、別セルブロック内に再書き込みしても よい。上記セルブロックは、同一ワード線につながる複 数のセルと定義してもよいし、同一ワード線につながる 複数のNANDセルブロックと定義してもよい。また、 通常のデータ読み出し動作に引き続きデータ変動確認動 作によって、異常が検知されたときは、再書き込み動作 に入るため、通常の方法と同様に、チップ状態が救済動 作にあることを、フラグ等を立てることによって、チッ プが待ち状態であることをチップ外に示すようにする。 【0033】以上述べたデータ変動確認動作は、選択さ れたセルデータの読み出し動作を行う毎にその選択セル 及びその選択セルを含むセルブロックに対して行っても よいし、チップ内もしくはチップ外に設置されているタ イマーに管理されて、所定の時間がきたら全セルに対し て行うようにしてもよい。あるいはチップ内もしくはチ ップ外に設置されているデータ読み出し回数をカウント するカウンターによって管理されて、所定の回数だけ読 み出しを行ったら、そのセルもしくは、そのセルを含む セルブロックに対して行うようにしてもよい。図6はC PU21、メモリチップ22を含むカード20のブロッ ク図を示したものであるが、上記のタイマー23もしく

ているときは外部電源によって動作し、外部電源が供給 されていないときは、カード上に設置された電池25に よって動作するようにしてもよい。

【0034】以上述べた第一の実施例に基づくカードシ ステムを図7に示す。すなわち、外部装置はインターフ ェイス31を介して、カードシステム30のコントロー ラ(CPU)32に接続されている。このCPU32 と、内部バッテリ33と、タイマ34に対して、メモリ システム40が接続されている。このメモリシステム4 0内での動作法を、メモリ構造としてNAND型EEP ROMセル構造を有する場合について、不良となったセ ルのみでなく、不良となったセルを含む同一ワード線に つながるセルブロック全体を、別のワード線につながる 別のブロックに再書き込みを行う場合を例にとって説明 する。なおここでいうメモリシステムは、単一のメモリ チップで構成される場合もあるが、一部の機能がチップ 外に外付けとなる場合もある。

【0035】図8はメモリシステム40の内部構成を示 すブロック図である。まず、データ変動確認を行うセル ブロックが選択され、内部アドレス発生回路51によ り、データを確認するべきメモリチップを選択し、さら にその内部の制御ゲートとビット線を選択する。そし て、読み出しタイミング制御回路52によって、セルブ ロックに接続されている全ビット線をVcc電圧までプ リチャージした後に、選択NANDセル内の選択制御ゲ ートに、読み出し電圧、例えば0.5 Vを印加し、選択 NANDセル内の非選択制御ゲート及び選択NANDセ ル内の選択ゲートに、Vcc電圧、例えば3. 3Vを印 加する。そして、各ビット線の電圧をセンスアンプ回路 43によってデータを読み出し、その結果を 1/0バッ ファ54に入れ、データラッチ回路55にデータを読み 出しデータとしてラッチする。

【0036】次に、変動確認動作タイミング制御回路に よって、セルブロックに接続されている全ビット線をV cc電圧までプリチャージした後に、選択NANDセル 内の選択制御ゲートに、第一の変動確認電圧、例えば 0. 0 Vを印加し、選択NANDセル内の非選択制御ゲ ート及び選択NANDセル内の選択ゲートに、Vcc電 圧、例えば3.3 Vを印加する。そして、各ビット線の 電圧をセンスアンプ回路43によってデータを読み出 し、その結果をI/〇バッファ54に入れ、データラッ チ回路55にデータを第一の変動確認データとしてラッ チし、その後、セルブロックに接続されている全ビット 線をVcc電圧までプリチャージした後に、選択NAN Dセル内の選択制御ゲートに、第二の変動確認電圧、例 えば1. 0 Vを印加し、選択NANDセル内の非選択制 御ゲート及び選択NANDセル内の選択ゲートに、Vc c電圧、例えば3.3 Vを印加する。そして、各ビット 線の電圧をセンスアンプ回路43によってデータを読み

ッチ回路55にデータを第二の変動確認データとしてラ ッチする。

12

【0037】次に、データ比較回路56により、データ ラッチ回路55内にラッチしてある読み出しデータ、第 一の変動確認データ、第二の変動確認データの値を比較 する。その比較結果を変動確認動作判断回路57によっ て以下に示すように処理される。読みだしデータ、第一 及び第二の変動確認データの全てが"0"の場合は、本 来"0"データが書込まれたものであり、また、読みだ 10 しデータ、第一及び第二の変動確認データの全てが" 1"の場合は、本来"1"データが書込まれたものであ り、共に、正常にデータ保持されていると判断し、変動 確認動作は終了する。また、読みだしデータ及び、第一 の変動確認データが"0"であり、第二の変動確認デー タが"1"の場合は、本来"0"データが書込まれたも のであるが、大きくしきい値が変動したものであると判 断する。また、読みだしデータ及び、第二の変動確認デ ータが"1"であり、第一の変動確認データが"0"の 場合は、本来"1"データが書込まれたものであるが、 20 大きくしきい値が変動したものであると判断する。

【0038】上記のように、変動確認動作判断回路57 によって、しきい値が変動しているセルが検知された場 合は、チップ状態が救済状態にあることを示すフラグを 立て、次に示す手順でデータの再書き込みを行う。メモ リセルアレイブロック管理回路によって、前記選択セル ブロックを不良ブロックとしてプロテクトをかけ、次の セルブロックを選択し、以前の選択セルブロック内のセ ルアドレスを、今回選択したセルブロック内のセルに割 り付ける。そして、書き込み動作タイミング制御回路5 0によって、新しい選択セルブロック内の全制御ゲート に O V を印加し、非選択セルブロック内の全選択ゲー ト、p型ウエル、n型半導体基板(SUB)、及び、全 選択ゲートに、高電圧発生回路45によって、消去用高 電圧、例えば20V程度を印加し、選択セルブロック内 の全セルを消去する。

【0039】次に、消去状態を確認するために消去ベリ ファイ動作にはいる。選択セルブロック内の全制御ゲー トに消去ベリファイ電圧を印加して、通常の読み出し手 順に従ってデータを読み出し、全データが"1"データ 40 になるまで、前記消去動作と、消去ベリファイ動作を繰 り返し行う。この時、消去ベリファイ電圧として、第一 の変動確認電圧以下の電圧を用い、特に、第一の変動確 認電圧を用いるのが最も望ましい。次に、書き込み動作 タイミング制御回路50によって、新しい選択セルブロ ック内の選択制御ゲートに、高電圧発生回路45によっ て、書き込み用高電圧、例えば20V程度を印加し、新 しい選択セルブロック内の非選択制御ゲートに、中間電 圧発生回路46によって、中間電圧、例えば10V程度 を印加し、各ビット線には、前記データラッチ回路内に 出し、その結果を1/〇バッファ54に入れ、データラ 50 ラッチしてあるデータ読み出しデータに従って、もし"

1"データなら前記中間電圧発生回路46によって、中 間電圧、例えば7V程度を印加し、もし"0"データな らOVを印加し、データを書き込む。

【0040】次に、書き込み状態を確認するために書き 込みベリファイ動作にはいる。選択セルブロック内の選 択制御ゲートに書き込みベリファイ電圧を印加して、非 選択制御ゲートには、Vccを印加し、通常の読み出し 手順に従ってデータを読み出し、全データが読み出しデ ータと一致するまで、前記書き込み動作と、書き込みべ リファイ動作を繰り返し行う。この時、書き込みベリフ ァイ電圧として、第二の変動確認電圧以上の電圧を用 い、特に第二の変動確認電圧を用いるのが最も望まし い。以上により、再書き込み動作は、終了し救済状態に あることを示すフラグを立ち下げ、全ての変動確認動作 を終了する。

【0041】以上の実施例は、第一及び第二の変動確認 電圧を用いて、読み出しデータとの3値比較することに よって行っているが、セルのしきい値の変動方向が、決 まっているときは、第一の変動確認動作もしくは、第二 の変動確認動作いずれかのみを用いることによって、2 値比較することによって、行ってもよい。以下に、具体 的に述べる。

【0042】次に本発明に関わる第二の実施例を説明す る。本実施例は、セルのしきい値が小の方向に変動する ことが明かな場合で、その検知は図9(a)、(b)に 示される電圧印加法によって行う。ここでは制御ゲート CG2を有するメモリセルM2が選択されている。図9 (a)に見られるように選択ワード線CG2に読みだし 電圧0.5 Vを印加し、非選択ワード線CG1、CG 3、CG4及び、選択ゲートSG1、SG2にVcc、 例えば5Vを印加し、共通ソース線Vs及びp型基板ま* *たは p型ウェルは O Vに接地し、ビット線 B L は V c c にプリチャージしフローティングにする。この時、選択 択セルM2のしきい値が読みだし電圧0.5V以上の場 合はセル電流は流れず、ビット線BLの電圧は維持され る。一方選択セルM2のしきい値が読みだし電圧0.5 V以下の場合はセル電流は流れ、ビット線BLの電圧は プリチャージレベルから0Vになり、このビット線の電 圧差をセンスアンプが検知する。この時、ビット線電圧 が0 V になる時を"1"データとし、他方を"0"デー タとする。その後、検知したセルの読み出しデータをセ ンスアンプからラッチ回路に転送し、センスアンプとラ ッチ回路を切り離す。

14

【0043】次に、ラッチしたデーターをI/Oに転送 する間に、次に示すしきい値変動レベルのチェックを行 う。図9(b)に見られるように選択ワード線CG2に 第一の変動確認電圧0.0 Vを印加し、非選択ワード線 CG1、CG3、CG4及び選択ゲートSG1、SG2 にVcc、例えば5Vを印加し、共通ソース線Vs及び p型基板1およびp型ウェル2bは0Vに接地し、ビッ ト線BLはVccにプリチャージしフローティングにす る。この時、もし選択セルM2のしきい値が第一の変動 確認電圧 0.0 V以上ならセル電流は流れず、ビット線 BLの電圧は、維持され、一方、もし選択セルM2のし きい値が第一の変動確認電圧0.0V以下ならセル電流 は流れ、ビット線BLの電圧はプリチャージレベルから OVになる。このビット線の電圧差を持って、センスア ンプで第一の変動確認データを検知する。この時、表2 に示す様な分類及び検知結果が判断できる。

[0044]

【表2】

	1 王 至 似 よ で		
しきい値状態	被み出しデータ	第1の変量電視データ	検知の結果
	M9 (a)	₩9(ь)	
0. 5Y <yth< td=""><td>-0-</td><td>.0.</td><td>正常</td></yth<>	-0-	.0.	正常
0. 0Y <yth≤0. 5y<="" td=""><td>1.</td><td>" 0 "</td><td>唯子が在入され異常</td></yth≤0.>	1.	" 0 "	唯子が在入され異常
0. 0 Y >Yth	*1*	"1"	正常

まず、セルのしきい値が0.5V以上の場合は、読み出 しデータは、"0"であり、かつ第一の変動確認データ は、"0"である。また、セルのしきい値が0.0 V以 上かつ0.5 以上の場合は、読み出しデータは、" 1"であり、かつ第一の変動確認データは、"0"であ る。また、セルのしきい値が 0.0 V以下の場合は、読 み出しデータは、"1"であり、かつ第一の変動確認デ ータは、"1"である。

【0045】以下に、上記の分類に対する修正動作法を 説明する。まず、読みだしデータ、第一の変動確認デー タが"0"の場合は、本来"0"データが書込まれたも のであり、正常にデータ保持されていると判断し、当セ 50 れる。この時行われる前記消去ベリファイ動作時に用い

ルに対するデータ修正は行わない。また、読みだしデー タ、第一の変動確認データが"1"の場合は、本来" 1"データが書込まれたものであり、正常にデータ保持 されていると判断し、当セルに対するデータ修正は行わ ない。

【0046】また、読みだしデータが"1"であり、第 一の変動確認データが"0"であり、の場合は、本来" 1"データが書込まれたものであるが、しきい値が負の しきい値から正のしきい値へ変動してきており、十分そ の変動値は大きく、正常にデータ保持されているとは判 断されず、前実施例と同様にデータの再書き込みが行わ られる消去ベリファイ電圧は、第一の変動確認電圧以下でもよいが、特に第一の変動確認電圧と同じ電圧を用いるのが望ましい。また、前記書き込みベリファイ動作時に用いられる書き込みベリファイ電圧は、読み出し電圧と同じ電圧を用いるのが望ましい。以上に述べた動作のシーケンスをまとめて図10に示す。

【0047】次に本発明に関わる第三の実施例を説明す る。本実施例は、セルのしきい値が大の方向に変動する ことが明かな場合で、その検知は図9(c)、(d)に 示される電圧印加法によって行う。ここでは制御ゲート CG2を有するメモリセルM2が選択されている。図9 (c) に見られるように選択ワード線CC2に読みだし 電圧 0. 5 V を印加し、非選択ワード線 C G 1、 C G 3、CG4及び選択ゲートSG1、SG2にVcc、例 えば5 Vを印加し、共通ソース線 V s 及び、 p 型基板 1 およびp型ウェル2bは0Vに接地し、ビット線BLは V c c にプリチャージしフローティングにする。この 時、選択セルM2のしきい値が読みだし電圧0.5V以 上の場合はセル電流は流れず、ビット線BLの電圧は維 持される。一方、選択セルM2のしきい値が読みだし電 20 圧0.5V以下の場合はセル電流は流れ、ビット線BL の電圧はプリチャージレベルから0Vになり、このビッ*

*ト線の電圧差をセンスアンプが検知する。この時、ビット線電圧が0Vになる時を"1"データとし、一方を"0"データとする。その後、検知したセルの読み出しデータをセンスアンプから、ラッチ回路に転送し、センスアンプとラッチ回路を切り離す。

【0048】次に、図9(d)に見られるように選択ワード線CG2に第二の変動確認電圧1.0Vを印加し、非選択ワード線CG1、CG3、CG4及び選択ゲートSG1、SG2にVcc、例えば5Vを印加し、共通ソロス線Vs及び、p型基板またはp型ウェルは0Vに接地し、ビット線BLはVccにプリチャージしフローティングにする。この時、選択セルM2のしきい値が第二の変動確認電圧1.0V以上の場合はセル電流は流れず、ビット線BLの電圧は維持される。一方、選択セルM2のしきい値が第二の変動確認電圧1.0V以下の場合はセル電流は流れ、ビット線BLの電圧はプリチャージレベルから0Vになる。このビット線の電圧差を持って、センスアンプが第二の変動確認データを検知する。この時、表3に示す様な分類及び検知結果が判断できる。

【0049】 【表3】

20 TIE 37		120 2	
しきい値状態	着み自しデータ	第2の変動機器デーナ	検知の結果
	1 9(c)	2 9(d)	
1. 0Y <yth< td=""><td>.0.</td><td>*o*</td><td>正常</td></yth<>	.0.	*o*	正常
0.5Y <yth≤1.0y< td=""><td>"0"</td><td>1.</td><td>男子が教化され其書</td></yth≤1.0y<>	"0"	1.	男子が教化され其書
Vth≨0, 5¥	" 1"	17	正常

まず、セルのしきい値が 1. 0 V以上の場合は、読み出 30 しデータは、"0"であり、かつ第二の変動確認データは、"0"となる。また、セルのしきい値が 0. 5 V以上かつ 1. 0 V以下の場合は、読み出しデータは、"0"であり、かつ第二の変動確認データは、"1"となる。また、セルのしきい値が 0. 5 V以下の場合は、読み出しデータは、"1"であり、かつ第二の変動確認データは、"1"となる。

【0050】以下に、上記の分類に対する修正動作法について示す。まず、読みだしデータ、第二の変動確認データが"0"の場合は、本来"0"データが書込まれたものであり、正常にデータ保持されていると判断し、当セルに対するデータ修正は行わない。また、読みだしデータ、第二の変動確認データが"1"の場合は、本来"1"データが書込まれたものであり、正常にデータ保持されていると判断し、当セルに対するデータ修正は行わない。

【0051】これに対し、読みだしデータが"0"であり、第二の変動確認データが"1"であり、の場合は、本来"0"データが書込まれたものであるが、しきい値が正のしきい値から負のしきい値へ変動してきており、

十分その変動値は大きく、正常にデータ保持されているとは判断されず、前実施例と同様にデータの再書き込みが行われる。この時行われる前記消去ベリファイ動作時に用いられる消去ベリファイ電圧は、読み出し電圧と同じ電圧を用いるのが望ましい。また、前記書き込みベリファイ動作時に用いられる書き込みベリファイ電圧は、第二の変動確認電圧以上でもよいが、特に第二の変動確認電圧と同じ電圧を用いるのが望ましい。以上に述べた動作のシーケンスをまとめて図11に示す。

【0052】以上述べた読み出し電圧、第一の変動検知電圧、第二の変動検知電圧は、その大小関係だけが重要であり、いずれの電圧を0VやVcc等の基準電圧にしてもよいし、NOR型EEPROMやメモリセルを並列に接続したAND型EEPROMに適用してもよい。

【0053】次に本発明を具体的に実現するための回路を説明する。図12は、プリチャージ回路、書き込み変動確認回路、消去変動確認回路、ビット毎ベリファイ回路、センスアンプ兼データラッチ回路、一括検知回路を含めた回路例である。pチャネルMOSトランジスタTr2,Tr3で書き込み変動確認回路が構成され、nチャネルMOSトランジスタTr4,Tr5で消去変動確

認回路が構成されている。

【0054】図13は、図4、表1で説明した異常デー タの検知を説明するための回路図で、図においてn= i, j, k, lとする。iはメモリセルM2iの読出し データ、第一および第二の変動確認データが"0"の場 合、すなわち本来"0"データが書き込まれ、それが正 常にデータ保持されている場合で、M2iに対するデー タ修正を行わない場合に対応する。

【0055】jはメモリセルM2jの読出しデータおよ び第一の変動確認データが"0"であり、第二の変動確 10 | 認データが" 1" の場合、すなわち本来" 0" のデータ が書き込まれたものであるが、しきい値が正のしきい値 から負のしきい値へ変動している場合で、再びしきい値 を正の方向へシフトさせるように、メモリセルM2 i に 再書き込みを行う場合に対応する。

【0056】kはメモリセルM2kの読出しデータ、お よび第二の変動確認データが"1"であり、第一の変動 確認データが"0"の場合、すなわち本来"1"のデー タが書き込まれたものであるが、しきい値が負のしきい 値から正のしきい値へ変動している場合で、再びしきい 20 値を負の方向ヘシフトさせるように、メモリセルM2k に再書き込みを行う場合に対応する。

【0057】 1 はメモリセルM21の読出しデータ、第 ーおよび第二の変動確認データが"1"の場合、すなわ ち本来"1"のデータが書き込まれ、それが正常にデー タ保持されている場合で、M21に対するデータ修正は 行わない場合に対応する。

【0058】図14、15はメモリセルM2kに本来" 1"のデータが書き込まれたものであるが、しきい値が 負のしきい値から正のしきい値へ変動している場合を検 30 知すり動作タイミング図を2分割して示したものであ る。最初ビット線リセット用の信号PRSTDがVcc からVssに変化し、ビット線プリチャージ信号PRE BがVccからVssに変化すると、ビット線BLi、 BLj, BLk, BLlがビット線プリチャージレベル V R まで充電される。このときビット線トランスファゲ ート信号BLCDもVssからVccへと変化し、ベリ ファイノードVRYi、VRYi、VRYk、VRYL もVRまで充電される。次に制御ゲート信号CC2が読 出し電圧 VREAD (例えば 0.5 V) に、その他の制 40 御ゲート信号 C G 1, C G 3, C G 4、選択ゲート信号 M2j, M2k, M2lが読み出される。

【0059】メモリセルM2i, M2jは本来"0"が 書かれており、M2k、M2lは本来"1"が書かれて いるため、ビット線BLk、BLlのみが放電されてV RからVssに変化する。その後センスアンプの制御信 号SEN、RLCHがVssからVccになり、SEN B、RLCHBがVccからVssになると、ベリファ イノードVRYi、VRYiにはVccが、VRYk,

VRY1にはVssがラッチ(記憶)される。

【0060】その後再び第一の確認電圧VREF1で読 み出すために、ビット線はビット線トランスファゲート 信号BLCDがVccからVssになり、ベリファイノ ードから切り離され、ビット線リセットの後、VRまで 充電される。

18

【0061】次に制御ゲート信号CG2に第一の確認電 EVREF1 (例えばOV)、その他の制御ゲート信号 CG1, CG3, CG4、選択ゲート信号SG1, SG 2がVccになると、メモリセルM2i, M2j, M2 k, M2lが読み出される。このときメモリセルM2k はしきい値が負のしきい値から正のしきい値へ変動して いるため、ビット線BLkは放電されない。その他のビ ット線は、その前回の制御ゲート信号CG2に読出し電 圧VREADが印加されて読み出された場合と同じであ る。

【0062】次に前回の読出しデータとの比較が始ま る。前回の読出しデータは、ベリファイノードVRY i, VRYi, VRYk, VRY1にラッチされてい る。消去確認回路の消去確認信号REFEがVssから Vccになると、ビット線BLi, BLiはVRからV ssになり、ビット線BLIはVssであるから、ビッ ト線BLkのみプリチャージレベルVRを保つ。その後 ビット線トランスファゲートBLCDがVssからVc cになり、ビット線とベリファイノードが短絡すると、 ビット線BLi, BLiはVss+β、BLkはVR- α 、BLlはVssになる。ここで α 、 β はビット線、 ベリファイノードの容量をそれぞれCB、CVRYとす ると、

 $VR - \alpha = -VR \times CB / (CB + CVRY)$ $V s s + \beta = (V c c \times C V R Y) / (C B + C V R)$

であり、CBはCVRYに比較して遥かに大きいので、 $VR - \alpha$ はほぼ VR に等しくなり、 $Vss + \beta$ はほぼ OVになる。

【0063】次にセンスアンプ制御信号SEN、RLC HがVssからVccになり、SENB、RLCHBが VccbSVsscapeのみVccになり、その他のVRYi、VRYi、VR Y1はVssになる。その後一括検知リセット信号VS TINがVccからVssになり、消去検知信号AEC ONがVssからVccになると、SENSEがVcc からVssになり、読出し異常を知らせる。読み出し異 常が知らされると、メモリセルの再書き込みが始まる。 【0064】図16、17はメモリセルM2 j に本来" 0"のデータが書き込まれたものであるが、しきい値が 正のしきい値から負のしきい値へ変動している場合を検 知すり動作タイミング図を2分割して示したものであ る。最初ビット線リセット用の信号PRSTDがVcc 50 からVssに変化し、ビット線プリチャージ信号PRE

BがV c c から V s s に変化すると、ビット線 B L i 、 B L j , B L k , B L 1 がビット線プリチャージレベル V R まで充電される。このときビット線トランスファゲート信号 B L C D も V s s から V c c へと変化し、ベリファイノード V R Y i , V R Y j , V R Y k , V R Y 1 も V R まで充電される。次に制御ゲート信号 C G 2 が読出し電圧 V R E A D (例えば 0 . 5 V)に、その他の制御ゲート信号 C G 1 , C G 3 , C G 4 、選択ゲート信号 S G 1 , S G 2 が V c c になると、メモリセル M 2 i , M 2 j , M 2 k , M 2 l が読み出される。

【0065】メモリセルM2i, M2jは本来"0"が書かれており、M2k、M2lは本来"1"が書かれているため、ビット線BLk, BLlのみが放電されてVRからVssに変化する。その後センスアンプの制御信号SEN、RLCHがVssからVccになり、SENB、RLCHBがVccからVssになると、ベリファイノードVRYi, VRYjにはVccが、VRYk, VRY1にはVssがラッチ(記憶)される。

【0066】その後再び第二の確認電圧VREF2で読み出すために、ビット線はビット線トランスファゲート 20信号 BLC DがVccからVssになり、ベリファイノードから切り離され、ビット線リセットの後、VRまで充電される。

【0067】次に制御ゲート信号 CG2に第二の確認電 EVREF2(例えば1V)、その他の制御ゲート信号 CG1,CG3,CG4、選択ゲート信号 SG1,SG2がVccになると、メモリセルM2i,M2j,M2k,M2Iが読み出される。このときメモリセルM2j はしきい値が正のしきい値から負のしきい値へ変動しているため、ビット線BLj は放電される。その他のビット線は、その前回の制御ゲート信号 CG2に読出し電圧 VREADが印加されて読み出された場合と同じである。

【0068】次に前回の読出しデータとの比較が始まる。前回の読出しデータは、ベリファイノードVRYi、VRYj, VRYk, VRY1にラッチされている。書込み確認回路の書込み確認信号REFPが<math>Vcc からVssになると、ビット線BLk,BLIはVss からVssになり、ビット線BLjはVss であるから、ビット線BLiのみプリチャージレベルVRを保つ。その後ビット線トランスファゲートBLCDがVss からVcc になり、ビット線とベリファイノードが短絡すると、ビット線BLk,BLIは $Vcc-\alpha$ 、BLjは $Vss+\beta$ 、BLiはVss になる。ここで α 、 β はビット線、ベリファイノードの容量をそれぞれCB、CVRYとすると、

 $V c c - \alpha = - (V c c \times C B) / (C B + C V R Y)$ $V s s + \beta = (V c c \times C V R Y) / (C B + C V R Y)$

であり、CBはCVRYに比較して遥かに大きいので、

 $V c c - \alpha$ はほぼV c c に等しくなり、 $V s s + \beta$ はほぼ V c c に

【0069】次にセンスアンプ制御信号SEN、RLCH的がVssからVccになり、SENB、RLCHBがVccからVssになると、ベリファイノードVRYjのみVssになり、その他のVRYi, VRYk, VRYlはVccになる。その後一括検知リセット信号VSTINがVccからVssになり、書込み検知信号APCONがVssからVccになると、SENSEがVccからVssになり、読出し異常を知らせる。読み出し異常が知らされると、メモリセルの再書き込みが始まる。

【0070】図18、19はコア部の回路ブロックを2 分割して示したものであり、ブロックh,iは再書込み 用のスペアのブロックであり、その他のブロックd, e,f,gは通常ブロックである。今、例えばブロック d で読み出し異常が発生した場合を考える。この場合、 ブロックdの記憶データを再書き込み用のスペアーブロ ックhにコピーをして、ブロックdをブロック消去後、 ブロックhの内容をブロックdに再書込みする。すなわ ち、まずスペアブロックhをブロック消去した後、ブロ ックdの制御ゲート線CGd4から読み出し電圧VRE A D で読み出す。この時読み出しデータには異常がな く、しきい値の変動があっても正確に読み出されてい る。この内容は、センスアップ兼データラッチ回路DL i, DLk, DL1にラッチされる。このセンスアップ 兼データラッチ回路DLj,DLk,DL1にラッチさ れたデータを制御ゲート線 C G h 4 を選択して書き込 む。順次これをくり返し制御ゲート線CGd4、CGd 3, C G d 2, C G d 1 に関する記憶データを制御ゲー ト線CGh4, CGh3, CGh2, CGh1に書き込 む。続いて、ブロックdをブロック消去後、逆にスペア ーブロックhの記憶データの内容をブロックdに再書き 込みする。

【0071】また、ブロック消去でなく各ページ単位の消去が行える場合には、スペアーブロックh、iを使用しなくても、ブロックdの各制御ゲート線に関する内容をセンスアンプ兼データラッチ回路DLj, DLk, DLlに請み出し、その都度センスアンプ兼デー40 タラッチ回路DLj, DLk, DLlに読み出されたデータを各制御ゲート線ごとの消去後に再書き込みを行えばよい。また、DRVd~DRViは制御ゲート線・選択ゲート線ドライバ回路、BALd~BALiはブロックアドレスラッチ回路である。

【0072】また、図20は他の回路例であるが、このように書き込み変動確認回路とビット毎ベリファイ回路とを共用し、コア部のトランジスタ数を削減し、チップ面積の減少を計った場合でも本発明は有効である。

【0073】図21はさらに他の回路例であるが、この 50 ように消去変動確認回路と書き込み変動確認回路とビッ ト毎ベリファイ回路を共用してもよい。この場合トラン

22

ジスタTr1の電源電圧Vcc、Vssは、書込み変動 確認時およびビット毎ベリファイ時にはVccになり、 消去変動確認時にはVssになる。図21の消去変動確 認回路兼書き込み変動確認回路兼ビット毎ベリファイ回 路はnチャネルMOSトランジスタで構成されている。 【0074】次に本発明の第四の実施例を述べる。図2 2のしきい値分布に示すように、前述のようなビット毎 ベリファイ書き込みを行っても、所定の範囲にしきい値 を設定できないことがある。例えば、NAND型EEP ROMにおいて、"0"データを選択セルに書き込み、 その時、そのしきい値がVcc以上、例えば7Vになっ たとする。次に、前記選択セルを含むNANDセルの別 のセルを選択して、データを読み出そうとしたとして も、非選択セルの中にしきい値が V c c 以上のセルが存 在するので、セル電流が流れない。このため、選択セル のデータに関係なく、常に"1"データと読み出してし い、不良と判定されてしまう。つまり、NAND型セル の全ワード線にVccを印加してもしセル電流が流れな いときは、選択NAND型セル内のいづれかのセルにお いて、そのしきい値が所定の範囲を超えて、Vcc以上 になっていることになる。この時、図23の電圧印加図 に示すように、Vccよりは大きい電圧の強制読み出し 電圧VmOを非選択ワード線もしくは、選択ゲートに印 加し、選択ワード線に読み出し電圧、例えば0.5 V程 度を印加しセルデータを読み出す。このデータに従っ て、別ブロックに同一データを再書き込みを行うことに よって、不良セルを救済する。この時、前記強制読み出 し電圧Vm0は、Vcc以上の電圧であり、特にデータ 書き込み時に選択ブロック内の非選択制御ゲートに印加 する中間電圧と同じであることが望ましい。以上に述べ

【0075】以上述べた第四の実施例の具体的動作をカ ードシステムを例にとって説明する。本実施例のカード システムの基本構成は図7に示したシステムと同じであ る。すなわち、外部装置はインターフェイス31を介し て、カードシステム30のコントローラ(CPU)32 に接続されている。このCPU32と、内部バッテリ3 3と、タイマ34に対して、メモリシステム(この場合 は40')が接続されている。このメモリシステム内で の動作法を、メモリ構造としてNAND型EEPROM セル構造を有するシステムについて、不良となったセル のみでなく、不良となったセルを含む同一ワード線につ ながるセルブロック全体を、別のワード線につながる別 のブロックに再書き込みを行う場合を例にとって説明す る。なおここでいうメモリシステムは、単一のメモリチ ップで構成される場合もあるが、一部の機能がチップ外 に外付けとなる場合もある。

た動作のシーケンスをまとめて図24に示す。

【0076】図25は本実施例のメモリシステム40' ラクの構成を示すブロック図である。図8と同一ブロックに 50 う。

は同一番号を付している。まず、データを書き込みを行 うセルブロックが選択され、内部アドレス発生回路によ り、データを書き込むべきメモリチップを選択しさらに その内部の制御ゲートとビット線を選択し、さらに、書 き込むべきデータがデータ入力バッファによってラッチ される。そして、書き込み動作タイミング制御回路50 によって、選択セルブロック内の全制御ゲートにOVを 印加し、非選択セルブロック内の全選択ゲート、p型ウ エル、n型半導体基板、及び、全選択ゲートに、高電圧 発生回路45によって、消去用高電圧、例えば20 V程 度を印加し、選択セルブロック内の全セルを消去する。 【0077】次に、消去状態を確認するために消去ベリ ファイ動作にはいる。選択セルブロック内の全制御ゲー トに消去ベリファイ電圧を印加して、通常の読み出し手 順に従ってデータを読み出し、全データが"1"データ になるまで、前記消去動作と、消去ベリファイ動作を繰 り返し行う。次に、書き込み動作タイミング制御回路5 0によって、選択セルブロック内の選択制御ゲートに、 高電圧発生回路45によって、書き込み用高電圧、例え 20 ば20 V程度を印加し、選択セルブロック内の非選択制 御ゲートに、中間電圧発生回路46によって、中間電 圧、例えば10V程度を印加し、各ビット線には前記デ ータ入力バッファ回路53内にラッチしてあるデータに 従って、もし"1"データなら前記中間電圧発生回路4 6によって、中間電圧、例えば7V程度を印加し、も し"0"データなら0 Vを印加し、データを書き込む。 【0078】次に、書き込み状態を確認するために書き 込みベリファイ動作にはいる。選択セルブロック内の選 択制御ゲートにしきい値の下限を判定する第一の書き込 みベリファイ電圧を印加して、非選択制御ゲートには、 V c c を印加し、通常の読み出し手順に従ってデータを 読み出し、全データが読み出しデータと一致するまで、 前記書き込み動作と、書き込みベリファイ動作を繰り返 し行う。次に、選択セルブロック内の全ての制御ゲート に、しきい値の上限を判定する V c c 以下の第二の書き 込みベリファイ電圧を印加し、選択ゲートには、Vcc を印加して、各ビット線の電圧をセンスアンプ回路によ ってデータを読み出し、その結果をI/〇バッファに入 れ、データラッチ回路にデータにラッチする。次に、デ ータ比較回路により、データラッチ回路内にラッチして あるデータの値を比較する。その比較結果をしきい値範 囲確認判断回路57によって以下に示すように処理され る。この時、もし、全データが、"1"データならば、 正常のしきい値の範囲にデータが書き込めたので正常に 終了する。一方、もし、全データが、" 1 " データにな らなければ、選択ブロック内の少なくとも一つのセルの しきい値が、所定の範囲を超えて書き込まれたことが判 断され、次にチップ状態が救済状態にあることを示すフ ラグを立て、次に示す手順でデータの再書き込みを行

2.4

【0079】メモリセルアレイブロック管理回路58によって、前記選択セルブロックを不良ブロックとしてプロテクトをかけ、次のセルブロックを選択し、以前の選択セルブロック内のセルアドレスを、今回選択したセルブロック内のセルに割り付ける。そして、書き込み動作タイミング制御回路50によって、新しい選択セルブロック内の全制御ゲートに0Vを印加し、非選択セルブロック内の全選択ゲート、p型ウエル、n型半導体基板、及び、全選択ゲートに、高電圧発生回路45によって、消去用高電圧、例えば20V程度を印加し、選択セルブロロック内の全セルを消去する。

【0080】次に、消去状態を確認するために消去ベリ ファイ動作にはいる。選択セルブロック内の全制御ゲー トに消去ベリファイ電圧を印加して、通常の読み出し手 順に従ってデータを読み出し、全データが"1"データ になるまで、前記消去動作と、消去ベリファイ動作を繰 り返し行う。次に読み出しタイミング制御回路52によ って、前選択セルブロックに接続されている全ビット線 をVcc電圧までプリチャージした後に、前選択NAN Dセル内の選択制御ゲートに、読み出し電圧、例えば 0. 5 Vを印加し、選択NANDセル内の非選択制御ゲ ート及び選択NANDセル内の選択ゲートに、中間電圧 発生回路46によって強制読み出し電圧Vm0、例えば 10 Vを印加する。そして、各ビット線の電圧をセンス アンプ回路43によってデータを読み出し、その結果を 1/〇バッファに入れ、データラッチ回路55にデータ を強制読み出しデータとしてラッチする。

【0081】次に書き込み動作タイミング制御回路50によって、新しい選択セルブロック内の選択制御ゲートに、高電圧発生回路45によって、書き込み用高電圧、例えば20V程度を印加し、新しい選択セルブロック内の非選択制御ゲートに、中間電圧発生回路46によって、中間電圧、例えば10V程度を印加し、各ビット線には、前記データラッチ回路内にラッチしてある強制読み出しデータに従って、もし"1"データなら前記中間電圧発生回路46によって、中間電圧、例えば7V程度を印加し、もし"0"データなら0Vを印加し、データを書き込む。

【0082】次に、書き込み状態を確認するために書き 込みベリファイ動作にはいる。選択セルブロック内の選 40 択制御ゲートに書き込みベリファイ電圧を印加して、非 選択制御ゲートにはVccを印加し、通常の読み出し手 順に従ってデータを読み出し、全データが読み出しデー

タと一致するまで、前記書き込み動作と書き込みベリフ アイ動作を繰り返し行う。次に選択セルブロック内の全 ての制御ゲートに、しきい値の上限を判定するVcc以 下の第二の書き込みベリファイ電圧を印加し、選択ゲー トには、Vccを印加して、各ビット線の電圧をセンス アンプ回路43によってデータを読み出し、その結果を 1/Oバッファに入れ、データラッチ回路55にデータ にラッチする。次に、データ比較回路56により、デー タラッチ回路内にラッチしてあるデータの値を比較しす る。その比較結果をしきい値範囲確認判断回路57によ って以下に示すように処理される。この時、もし、全デ ータが、"1"データならば、正常のしきい値の範囲に データが書き込めたので、再書き込み動作は終了し、救 済状態にあることを示すフラグを立ち下げ、全てのしき い値範囲確認動作を終了する。もし、全データが、" 1"データにならなければ、正常終了するまでしきい値 範囲確認動作を行う。

【0083】なお、本発明は、上述の実施例に限定され るものではない。前記、実施例では、EEPROM等の 不揮発性半導体記憶装置に関して述べたが、電荷蓄積層 に電荷を蓄積して"1"、"0"のデータを書き込む半 導体記憶装置、例えば、ダイナミックRAM等に適用し てもよい。また、前記実施例では、データは"1"、" 0"とした、2値の場合について説明したが、3値以上 の多値の場合に適用してもよい。つまり、図26に示す ように、各データに対応する読み出し電圧(VrーN) に対して、その前後に、各データに対して、第一のしき い値確認電圧(Vv1-N)と、第二のしきい値確認電 圧(Vv2-N)を設定して、前記実施例と同様に、各 30 データに対応する読み出し電圧(Vr-N)での読み出 しデータ(Data-N)と、第一のしきい値確認電圧 (Vv1-N)による第一の確認データ(Data-v 1-N) と、第二のしきい値確認電圧 ($V \times 2-N$) に よる第二の確認データ(Data-v2-N)を比較し てしきい値の変動を検知する。そして、再書き込み時に 行うしきい値ベリファイ動作時に制御ゲート時に印加す る電圧は、N番目のデータを書き込むときは、第一のし きい値確認電圧(V v 1 - N)と、第二のしきい値確認 電圧(Vv2-N)を用いてもよい。この時、表4に示 す様な分類及び検知結果が判断できる。

[0084]

【表4】

26

	しきい値状態	施み出しデータ	第1変換機ポーク	第2変験復建デーナ	検知の結果
"N"データと	Vv2-N+1≤Vth				"N+1"#-7#E#788
"N+1" 7-9		.0.	"O"	"0"]
*******	Vr-N+1≤Vth				'N+1"デーナが変換してい
肿	< Vv 2-N+1	.0.	10"	*1*	もので "別+1 "に再動き込み
	Vv1-N+1≤Yth				'N"データが変換しているの
	<\r-\+1	.0.	*1"	"1 "	で"川"に再書き込み
	Vth <vv1-n+1< td=""><td></td><td></td><td></td><td>'N*チーナが正常である</td></vv1-n+1<>				'N*チーナが正常である
		11	-1-	*1"	
"N"デーナと	Vv2-N≤Vth				'n" f-9#£#c86
'N-1." 7-5		-0-	-0-	.0.	
EBERR T &	¥r -N≤¥th				"N"データが変換しているの
動	<7v2-N	• 0 •	*0*	*1*	で"N"に再創き込み
	Yvl-NsVth				"N-1"データが変量してい
	<tr-n< td=""><td>· o ·</td><td>-1-</td><td>*1"</td><td>るので "M-1" に再書き込み</td></tr-n<>	· o ·	-1-	*1"	るので "M-1" に再書き込み
	₹th <vv1-n< td=""><td></td><td></td><td></td><td>'N-1"データが正常である</td></vv1-n<>				'N-1"データが正常である
		* 1 *	1 .	17	1

[0085]

【発明の効果】本発明においては、第一の電圧よりも高 い第二の電圧をワード線に印加し、セルデータを読みだ し、第一の電圧をワード線に印加して読み出したセルデ ータとを比較することによって、もし、これらのデータ が同一の場合は、正常の範囲に設定されていると判断 し、一方、これらのデータが異なる場合は、データ破壊 はしていないが、十分しきい値変動していると検知でき る。また、第一の電圧よりも低い第三の電圧をワード線 に印加し、セルデータを読みだし、第一の電圧をワード 線に印加して読み出したセルデータとを比較することに よって、これらのデータが同一の場合は、正常の範囲に 設定されていると判断し、一方これらのデータが異なる 場合は、データ破壊はしていないが、十分しきい値変動 していると検知できる。セルのしきい値が十分変動して いると検知されたときは、各セルの元のしきい値に戻す ように、データを再書き込みを行う。

【0086】このようにして、本発明によれば、しきい 40 の一部。 値変動によって、データが破壊する前に、そのしきい値 変動を検知し、元の制御されたしきい値に修正される。 の残りの 【図面の簡単な説明】 【図16

【図1】本発明の第一実施例に係るNAND型EEPR OMメモリセルアレイ部の平面図。

【図2】図1のA-A'線に沿った断面図。

【図3】(a)は図1のB-B,線に沿った断面図、

(b) は図1のC-C 線に沿った断面図。

【図4】第一実施例におけるしきい値変動検知時の電圧 印加法を説明する図。 【図5】第一実施例におけるしきい値変動の検知および 救済のシーケンスを説明する図。

【図6】第一実施例におけるカードのブロック図。

【図7】第一実施例におけるカードシステムのブロック 図。

【図8】図7におけるメモリシステムのブロック図。

【図9】(a)、(b)は第二実施例におけるしきい値変動検知時の電圧印加法を説明する図で、(c)、

(d) は第三実施例におけるしきい値変動検知時の電圧 印加法を説明する図。

【図10】第二実施例におけるしきい値変動の検知および救済のシーケンスを説明する図。

【図11】第三実施例におけるしきい値変動の検知および救済のシーケンスを説明する図。

【図12】本発明を実現する具体的回路図。

【図13】図12の動作を説明するための図。

【図14】図13の一動作を説明する動作タイミング図の一部。

【図15】図13の一動作を説明する動作タイミング図の残りの部分。

【図16】図13の他の動作を説明する動作タイミング図の一部。

【図17】図13の他の動作を説明する動作タイミング図の残りの部分。

【図18】本発明の半導体記憶装置のコア部のブロック図の一部。

【図19】本発明の半導体記憶装置のコア部のブロック 50 図の残りの部分。

- 【図20】本発明を実現する他の具体的回路図。
- 【図21】本発明を実現するさらに他の具体的回路図。
- 【図22】しきい値分布の異常を説明する図。

[図1]

(BL)

- 【図23】第四実施例におけるしきい値変動検知時の電 圧印加法を説明する図。
- 【図24】第四実施例におけるしきい値変動の検知およ び救済のシーケンスを説明する図。
- 【図25】第四実施例におけるメモリシステムのブロッ
- 【図26】多値のしきい値変動確認の方法を説明するた*10 線、Vs…ソース線電圧


*めの図。

【符号の説明】

1…p型半導体基板、2a…n型ウェル、2b…p型ウ ェル、3…第一の絶縁膜、4…電荷蓄積層、5…第二の 絶縁膜、6…制御ゲート、7…n型拡散層、8…素子分 離層、9…層間絶縁膜、10…ビット線、11…選択ゲ ート、13…ビット線コンタクト、15…反転防止層、 S…選択トランジスタ、M…メモリセル、SG…選択ゲ ート、СG…制御ゲート(ワード線)、BL…ビット


28


[図2]





【図3】 9 (a) (b)

【図5】












【図8】




[図12]




【図13】




【図14】




【図15】





【図16】



【図17】









【図20】 書込予変動産銀回陸 /ビット年 ペリファイ回邦 センスアンプ祭 データラッチ回路 一括検知回路 プリチャージ回路 V_{ВІТН} SENSE VOVOB H-SENB Tr.1YH PREEH REFP/CON-BLCU APCONIC BLCD SEN PRSTD-| CGI - II - MI REFE - I Tr.4 | CG2-II - M2 | CG3-II - M3 | Tr.5 | - CG4-II - M4 | SG2-II - S2 | CG3-II - S2 VBITL AECON-1 VSTIN CSL VRÝ RLCHB-IE **VBITH** 消去变動確認问题 MAND E メモリセル


【図21】








【図26】



【図25】



フロントページの続き

(51) Int .Cl . ⁶
H O 1 L 29/788
29/792

識別記号 广内整理番号

FΙ

技術表示箇所

(72)発明者 田中 智晴

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第4区分

【発行日】平成13年4月6日(2001.4.6)

【公開番号】特開平8-77785

【公開日】平成8年3月22日(1996.3.22)

【年通号数】公開特許公報8-778

【出願番号】特願平6-207767

【国際特許分類第7版】

G11C 16/06

II01L 27/115

21/8247

29/788

29/792

[FI]

G11C 17/00 309 F

H01L 27/10 434

29/78 371

【手続補正書】

【提出日】平成12年5月30日(2000.5.30)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 半導体層上にメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルアレイ中の任意の複数のメモリセル、もしくは、前記メモリセルアレイ中の少なくとも同一ワード線につながる複数個のメモリセルのしきい値を検知するしきい値ベリファイ手段を備えた半導体記憶装置において、

前記メモリセルのしきい値状態を、第一の電圧を選択ワード線に印加して、前記ベリファイ手段により、"1"

データか" 0" データかを検知する第一の動作と、 前記複数のメモリセルのしきい値の変動状態を、第一の 電圧よりも高い第二の電圧を選択ワード線に印加して、 前記ベリファイ手段により、" 1" データか、" 0" データかを検知する第二の動作と、

前記第一の電圧よりも低い第三の電圧を選択ワード線に 印加して、前記ベリファイ手段により"1"データ か、"0"データかを検知する第三の動作と、

前記複数のメモリセルの内少なくとも1個以上のセルのデータが、前記第一の電圧を選択ワード線に印加して読み出したデータと、前記第二の電圧を選択ワード線に印加して読み出したデータと、前記第三の電圧を選択ワード線に印加して読み出したデータを比較して、全てが一致しない場合は、しきい値が変動していると検知し、少

なくともしきい値変動しているセルに対して再書き込み を行う第四の動作と、を具備する事を特徴とする半導体 記憶装置。

【請求項2】 半導体層上にメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルアレイ中の任意の複数のメモリセル、もしくは、前記メモリセルアレイ中の少なくとも同一ワード線につながる複数個のメモリセルのしきい値を検知するしきい値ベリファイ手段を備えた半導体記憶装置において、

前記メモリセルのしきい値状態を、第一の電圧を選択ワード線に印加して、前記ベリファイ手段により、"1"データか"0"データかを検知する第一の動作と、

前記複数のメモリセルのしきい値の変動状態を、第一の電圧とは異なる第二の電圧を選択ワード線に印加して、前記ベリファイ手段により、"1"データか、"0"データかを検知する第二の動作と、

前記複数のメモリセルの内少なくとも1個以上のセルの データが、前記第一の電圧を選択ワード線に印加して読 み出したデータと、前記第二の電圧を選択ワード線に印 加して読み出したデータを比較して、一致しない場合 は、しきい値が変動していると検知し、少なくともしき い値変動しているセルに対して再書き込みを行う第三の 動作と、を具備する事を特徴とする半導体記憶装置。

【請求項3】 半導体層上にメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルアレイ中の任意の複数のメモリセル、もしくは、前記メモリセルアレイ中の少なくとも同一ワード線につながる複数個のメモリセルのしきい値を検知するしきい値ベリファイ手段を備えた半導体記憶装置において、

前記メモリセルのしきい値状態を、第一の電圧を選択ワ

ード線に印加して、前記ベリファイ手段により、"1"データか"0"データかを検知する第一の動作と、前記複数のメモリセルのしきい値の変動状態を、第一の

前記複数のメモリセルのしさい個の変動状態を、第一の電圧よりも高い第二の電圧を選択ワード線に印加して、前記ベリファイ手段により、"1"データか、"0"データかを検知する第二の動作と、

前記第一の電圧よりも低い第三の電圧を選択ワード線に 印加して、前記ベリファイ手段により、"1"データ か、"0"データかを検知する第三の動作と、

前記ワード線に、第一の電圧を与えて読み出したメモリセルの第一のデータと、前記ワード線に、第一の電圧よりも高い第二の電圧を与えて読み出したメモリセルの第二のデータを比較する事により、メモリセルのしきい値が変動した事を検知する第四の動作と、

前記第四の動作で変動が検知された場合、第二の電圧よりも高い値に少なくとも上記セルに対して、再書き込みを行う第五の動作と、

前記ワード線に、第一の電圧を与えて読み出したメモリセルの第一のデータと、前記ワード線に、第一の電圧よりも低い第三の電圧を与えて読み出したメモリセルの第三のデータを比較する事により、メモリセルのしきい値が変動した事を検知する第六の動作と、

前記第六の動作で変動が検知された場合、第三の電圧よりも低い値に少なくとも上記セルに対して、再書き込みを行う第七の動作と、を具備する事を特徴とする半導体記憶装置。

【請求項4】 センスアンプとして機能し、センスした

情報の内第一のデーターをメモリセルの書き込み動作状態を制御するデータとして記憶する機能を兼ね備えた複数のデータ回路と、

同時に前記メモリセルアレイ中の複数のメモリセルにそれぞれ対応する前記第一のデータ回路の内容に応じて書き込み動作を行うための書き込み手段と、

同時に前記複数のメモリセルの書き込み動作後の状態が 所望のデータの記憶状態になっているか否かを確認する ため前記しきい値検出手段を用いた書き込みベリファイ 手段と、

データ回路の第一のデーターの内容とメモリセルの書き 込み動作後の状態から書き込み不十分のメモリセルに対 してのみ再書き込みを行うように、データ回路の内容を 一括更新するデータ回路内容一括更新手段と、

前記データ回路内容一括更新手段は、ビット線電圧が再 書き込みデータとしてセンス/記憶されるよう、メモリ セルの書き込み動作後の状態が出力されるビット線の電 圧をデータ回路の内容に応じて修正し、ビット線電圧が 修正されるまではデータ回路のデータ記憶状態を保持 し、修正されたビット線電圧を保持したままデータ回路 をセンスアンプとして動作させ、データ回路の内容の一 括更新を行い、データ回路の内容に基づく書き込み動作 とデータ回路内容一括更新を、メモリセルが所定の書 込み状態になるまで繰り返しながら行うことにより電気 的にデータ書き込みを行う第八の動作と、をさらに具備 している事を特徴とする請求項4記載の半導体記憶装 置。